英特尔揭秘LunarLake架构E核IPC增益高达68%P核IPC增益高达14%

在其最新竞相在第三季度发布之际，英特尔在2024英特尔技术巡展上揭开了其LunarLake架构的面纱，在该公司2024年台北国际电脑展主题演讲之前，在台北深入介绍了其架构细节。英特尔的LunarLake将在其设计的各个方面都有显着改进。LunarLake将主要对移动设计，为一些最好的笔记本电脑提供动力，尽管许多根本性变化可能会延续到ArrowLake，并将成为一些最好的游戏CPU的一部分。Lunar

Lake架构的每个组件都经过优化，以实现功率和性能的精致融合，英特尔表示这将重新定义我们对x86PC的期望。一些最大的改进来自E核，在新的Skymont架构中IPC分别获得了38%和68%的提升。LionCoveP核的IPC也获得了14%的提升——尽管这些预测带有告。借助新的Xe2集成图形引擎，图形iGPU性能将提高50%。Lunar

Lake集成了英特尔用于AI工作负载的新型神经处理单元(NPU)，可提供48TOPS的性能，轻松提供足够的性能来满足微软对下一代AIPC的40NPUTOPS要求。事实上，LunarLake平台的AI性能要高得多——总的来说，如果算上CPU和iGPU，它可提供120TOPS。

由此产生的LunarLake移动采用了一种全新的设计方法，重点是确保能效是首要任务，这种基础架构将用作英特尔未来产品(如ArrowLake和PantherLake)的构建模块。这种新的设计重点是抵御笔记本电脑市场来自AMD、苹果和现在的高通的众多强大竞争对手的关键。

令人惊讶的是，英特尔向台积电寻求其领先的3nmN3B工艺节点，用于其计算模块，其中包含CPU、GPU和NPU。它还使用台积电N6节点作为平台控制器模块，该模块容纳外部I/O接口。实际上，该上唯一由英特尔制造的硅片是无源22FFLFoveros基座模块，用于促进模块与主机系统之间的通信。

英特尔表示，之所以选择台积电的节点，是因为该公司开始设计该时，这些节点是最佳节点，这与其在制造方面的延迟有关，因为英特尔希望通过四年内实现五个节点的计划重新夺回代工技术的领先地位。但是，英特尔设计的架构可以轻松移植到其他工艺节点，因此我们可以预期，英特尔将在未来产品中恢复使用自己的节点和许多相同的架构。

Lake的新微架构为该公司即将发布的桌面版ArrowLake处理器，甚至Xeon系列处理器铺平了道路。让我们深入了解细节。

英特尔的LunarLake顶级SKU将配备四个P核和四个E核。该由两个逻辑块组成，一个是台积电N3B计算块，一个是N6平台控制器块，还有一个加强筋(一块无功能的填充硅片)，放置在22FFL基座Foveros块的顶部。逻辑块通过焊料粘合连接到基座块，凸块间距为25微米(互连密度的关键测量值)，比MeteorLake使用的36微米间距有所改进。这种较小的间距使单元之间的通信路径更加密集，并有助于降低功耗。

英特尔将两叠LPDDR5X-8500内存直接放置在封装上，配置为16GB或32GB，以减少延迟和电路板面积，同时将内存PHY的功耗降低多达40%。内存通过四个16位通道进行通信，每个可提供高达8.5GT/s的吞吐量。